인터실, 업그레이드 연산증폭기 설계 툴 'iSlim v4.1' 출시

아날로그 혼합신호 반도체 설계·생산 기업인 인터실이 웹 기반 논-인버팅(non-inverting) 및 인버팅 연산증폭기 설계 툴의 업그레이드 버전인 iSim™ v4.1을 발표했다. iSlim™ v4.1은 이전 출시된 액티브 필터 디자이너(Active Filter Designer)를 근간으로, 자사의 인터랙티브 온라인 툴에서 제공하는 솔루션 세트를 확장시키는 설계 툴이라고.

새로운 설계 툴은 최적의 정밀도와 고속 연산 증폭기를 효율적으로 선택하고 시뮬레이션 하고 설계자에게 보드 레디 솔루션을 제공하는 실행 단계에서의 문제도 해결해준다고 인터실은 설명했다. 또한 이와 같은 정교한 접근방식은 중요한 2차 효과를 가져오는 온라인 매크로 모델에 의해 가능하며, 설계자는 최대 6개까지 가능한 입력 인터페이스를 통해 가장 적합한 디바이스의 요구조건을 모두 충족시키며, 즉각적인 시뮬레이션을 통해 완벽한 설계가 가능해 진다고 소개했다.

장치 선택 플로우 및 디자인 알고리즘 기능은 공정의 각 단계마다 설계자를 위한 안내를 제공하므로 보다 쉬운 설계와 탄탄한 솔루션이 가능하다. 또한 iSim v4.1은 입력 임피던스 매칭과 DC 블록킹 기능도 함께 제공한다. 보호 주파수대 대역폭(Guard banded bandwidth)과 슬루 레이트는 목표 대역폭을 달성하기 위해 연산 증폭기를 제외하도록 설정할 수 있어 논-리니어 작동을 사전에 예방할 수 있다.

iSim은 또한 전체 출력 잡음, 입력 바이어스 전류, 전체 출력 오프셋 전압 및 슬루 레이트 제한을 포함한 다양한 2차 효과를 고려한다. 일단 설계가 시작되면 설계 툴은 소신호 AC 응답, 스텝 응답 혹은 출력 잡음의 즉각적인 시뮬레이션을 가능하게 한다. 즉각적인 재설계 기능은 제안된 부품의 값을 우선하기 위해 설계에 옵션을 지원하는 각 툴에 의해 가능하다. 또한 온라인 툴에서 생성된 회로도는 iSim:PE™ 데스크톱 시뮬레이터에서 다운로드 및 사용이 가능하다.

인터실의 새로운 연산증폭기 설계 툴 'iSlim™ v4.1'에 대한 자세한 사항은 www.intersil.com/iSim 에서 확인할 수 있다.

김원영 기자 goora@noteforum.co.kr

[디지털 모바일 IT 전문 정보 - 노트포럼]
Copyrights ⓒ 노트포럼, 무단전재 및 재배포 금지